

原子層堆積法向けサファイア隔膜真空計の開発

Development of a Sapphire-Based Capacitance Diaphragm Gauge for Atomic Layer Deposition

アズビル株式会社
技術開発本部

石原 卓也
Takuya Ishihara

アズビル株式会社
技術開発本部

関根 正志
Masashi Sekine

アズビル株式会社
技術開発本部

栃木 偉伸
Hidenobu Tochigi

キーワード

真空計, 隔膜式真空計, ALD, 静電容量式圧力センサ, 原子層堆積, キャパシタンスマノメータ

近年、半導体デバイスの小型化に伴い、原子層堆積法と呼ばれる成膜手法がその製造プロセスにおいて主流となってきた。この成膜方法は極めて段差被覆性の良い膜が成膜可能なことと膜厚制御性が良いことが特徴であるが、表面反応をその成膜原理としているため、プロセス制御に用いる真空計内部にも膜の堆積が発生し、出力をシフトさせてしまうという問題が起きている。今回、数値解析を基にして当社製サファイア隔膜式真空計のセンサチップおよびそのパッケージにさらなる改良を加え、上記プロセスでも問題なく使える「原子層堆積法向けサファイア隔膜真空計」を開発したので報告する。

Recently, with the increasing miniaturization of semiconductor devices, a film deposition technique called atomic layer deposition (ALD) has become a mainstream process in advanced semiconductor manufacturing. Excellent step coverage and precise film thickness control are advantages of this film deposition technique. However, because ALD is based on surface chemical reactions, the film can be deposited even inside the capacitance manometer used for vacuum measurement, resulting in sensing error. In this article we describe a new sapphire-based capacitance diaphragm manometer suitable for use with the ALD process, in which the sensor chip and its package design were optimized by means of numerical analysis.

1. はじめに

近年、LSIの高集積化などに伴い半導体デバイスの集積が進む中、小型かつ高誘電の誘電体の形成が大きな課題となっている。この誘電体の形成方式として原子層堆積法(Atomic Layer Deposition:ALD)は化学蒸着(Cheical Vapor Deposition:CVD)などの従来の手法では実現が困難な原子一層毎の堆積法として注目を集めている¹⁻³⁾。ALDの利点は極めて段差被覆性の良い膜が成膜可能なこと、膜厚・膜質が均一でピンホールフリーであることおよび膜厚・膜質の再現性に優れていることなどであり、基板表面の凹凸に忠実に膜が成長するため、高アスペクト比のトレンチ

構造やビアホールにも高品質な膜が成膜可能である。その応用としては高誘電率のゲート絶縁膜、DRAM (Dynamic Random Access Memory)のトレンチキャパシタなどの他にも段差被覆性を生かしてFinFET (Fin Field Effect Transistor:立体構造トランジスタ)などの3次元構造デバイスやMEMS (Micro Electro Mechanical Systems) デバイス、さらには粉体などの粒子やカーボンナノチューブ表面への成膜などが挙げられる。

反面、どこにでも成膜されるためにプロセスチャンパー(成膜プロセスが実施される真空容器)や配管類、ポンプなどの排気系の内部にも膜が一定の割合で堆積してしまう。したがって、プロセス圧力の計測および制御に用いられる

隔膜真空計内部，とりわけ圧力を感知するセンサダイアフラムにも成膜されることとなる。隔膜式真空計はセンサダイアフラム圧力を受けると撓みを生じて変位し，この大きさを静電容量で計測してセンサ出力とするものであるが，膜が堆積して応力が発生すると，圧力を受けたのと同じ様に撓みを生じるので，センサ出力がシフトしてしまうという問題が起こることが容易に想像できる。

我々は，腐食性雰囲気や600℃以上の高温雰囲気で成膜する半導体製造装置におけるガスの圧力計測機器用として，耐腐食性・耐熱性に優れた工業用サファイアを用いた静電容量式圧力センサ素子およびその特長を活かしたパッケージ技術を開発することにより，「サファイア隔膜真空計」を開発してきた。この開発過程において前述したような一部のALDによる成膜プロセスでは実際にセンサダイアフラム上に膜の堆積が生じ，センサ出力がシフトする問題が顕在化した。

この課題を解決すべく，数値解析などを利用しセンサ素子感圧部への成膜による影響を解析し，それに基づきセンサ素子構造を見直した。さらにセンサチップ周辺部のパッケージ構造を工夫することにより，ALD成膜プロセスに適用してもセンサ出力のシフトを大幅に低減することが可能となった「ALD向けサファイア隔膜真空計」を開発したので報告する。

2. サファイア真空計の概要

サファイア真空計の概要を以下に示す^{4,5)}。

図1にセンサ素子の断面概略図を示す。センサ素子は，圧力を受けて撓む薄板(ダイアフラム)および誘電体(キャパシタ)を形成するための空隙部(キャビティ)をもつ板からなり，それぞれダイアフラム中央に感圧電極，ダイアフラムの縁付近に参照電極を形成している。この電極よりなる2つのキャパシタは面積を調整して容量値が等しくなるよう設計しており，ダイアフラムが圧力を受けると理想的には外側の参照キャパシタ(C_r)は変化せず，内側の感圧キャパシタ(C_x)のみが変化する。センサ出力は感圧キャパシタ C_x 自体ではなく， $C_x \cdot C_r$ または $(C_x - C_r) / C_x$ として与えられる。 $C_x \cdot C_r$ の差分を出力とすることにより基材の熱による膨張や，外部からの電氣的ノイズの影響を抑えることが出来る。




図1 センサ素子構造模式図




図2 センサパッケージ断面模式図

図2に隔膜真空計のパッケージング構造の断面模式図を示す。隔膜真空計にはパッケージングによるセンサ素子への応力等の影響を極力低減させることや，半導体プロセスで用いられるエッチングガスやクリーニングガスに耐えうる部材，接合が必要とされる。そこで，接ガス部にはサファイアと，金属の中では耐食性・耐熱性に優れたNi合金を使用し，接合界面に介在物を使用しない2種類の接合を行っている。また，隔膜真空計は絶対圧計であり，リファレンス圧力を高真空に長期間保つ必要がある。そのため，気密性，外部からのリークやリファレンス室壁面からの放出ガス・透過ガスなどの排気も必要とされる。排気にはケミカルゲッターポンプを採用し，独自開発した真空封止技術を用いている。これらにより隔膜真空計に必要な強度，耐食性，耐熱性，気密性を実現させている。

3. 原子層堆積法 (ALD) と真空計への影響

ALDは真空容器内に設置した基板の上に，原料化合物の分子を一層ごとに表面へ吸着，反応による成膜，パーージによる余剰分子の取り除き，のサイクルを繰り返すことにより原子層を1層ずつ積み上げることを成膜の原理としている。反応による成膜過程において，表面化学反応の自己停止機構が作用するため，一原子層レベルの均一なレイヤーコントロールが可能になり，高膜質かつ段差被覆性の高い膜を形成する事が可能である。従って目的とする薄膜の成分を含む原料ガスを基本的に気相で反応あるいは分解させ，基板に所望の膜を堆積するCVDとは根本的に成膜方式が異なる。具体的なALDの例として最も基本的な酸化アルミニウム (Al_2O_3) の成膜プロセスについて説明する。原料ガスはトリメチルアルミニウム (TMA) と水 (H_2O) でTMAはAlイオンの供給源となるプリカーサ (前駆体)， H_2O は酸化剤として働く。プリカーサとなるTMAと酸化剤の H_2O はキャリアガスの窒素もしくはアルゴンなどと混合した上で通常0.1秒~1分間程度の時間交互に供給される。プリカーサと酸化剤の供給の間でキャリアガスのみを流すか，もしくは真空に引いたりして剰余の原料ガスを除くステップが入る。全体では

1. プリカーサTMA供給
2. ガスパーージ (あるいは真空引き)
3. 酸化剤 H_2O 供給 (化学反応で酸化)

4. ガスパージ (あるいは真空引き)

の1~4のステップを1サイクルとして1層のAl₂O₃が成膜され、これを繰り返すことにより所望の厚みの膜が成膜される。

隔膜式の真空計は測定媒体となる気体の種類を問わずに圧力の計測が可能な全圧真空計であるが、上記の様な成膜プロセスの監視や制御に用いると条件によっては真空計内部に膜が堆積してしまう。この対策として従来、CVDや気化器などのアプリケーションでは真空計のセンサパッケージ全体をある一定の温度で加熱することにより計測媒体となる原料化合物や反応副生成物のセンサ内部への付着を抑制するという手法が一般的に採られてきた。これは原料ガスの物理的吸着が抑制され、かつ気体分子の化学的分解反応が起こらないような温度領域にセンサパッケージの温度を保持することにより膜の堆積を防ぐ手法である。ところがALDの場合、基板表面への化学反応をその原理としているため、CVDなどと比較すると分解しやすい材料を原料ガスとしている。言い換えると、物理的吸着が抑制される温度まで基板を加熱すると、直ちに表面との化学反応が起こるような材料をALDの原料ガスとして採用しており、単なる加熱によっては真空計への膜の堆積を抑制することは出来ない。加えて基板表面のアスペクト比が大きなビアホールやトレンチ構造の最奥に原料ガスが到達するようプロセス条件を組むため、CVD等と比べると真空計のセンサパッケージ内部にまで膜が堆積され易い傾向にある成膜手法である。

図3に実際にALDのプロセスでセンサチップに堆積させた酸化アルミニウム (Al₂O₃) 膜のSTEM (走査透過電子顕微鏡) の写真を示す。ダイヤフラム上の中央から最端部まで計5箇所膜厚を測定したが547~551nmと殆ど分布はなく、このプロセスでは極めて一様な膜が堆積しているのがわかる。




図3 センサダイヤフラム上に堆積したALD膜のSTEM写真と分析箇所

次に真空計のセンサダイヤフラム上に膜が堆積すると、なぜセンサ出力がシフトするのかを説明する。センサダイヤフラムは図1に示す様に一般には円形の周辺固定された円板であり、圧力を受けて電極間隔が小さくなる方向に撓む。この時の電極間の容量値変化を出力とするのが静電容量式圧力センサの計測原理であるが、膜が堆積すると以下に記述するように圧力が印可されていない状態でセンサダイヤフラムが撓んでしまい、これが零点のシフト (出力変動)の原因となる。

一般に基板上に薄膜が成膜されると薄膜に内部応力が発生し、基板に撓みを生じさせる場合があることが知られている。内部応力は方向により引張り性・圧縮性の2つに大別され、これにより基板の変形方向が図4の様に決定される。内部応力 σ 、膜厚 t_f の薄膜によって厚み d の基板上に撓みが生じているとすると、 $d \gg t_f$ ならば膜応力が基板に与える曲げモーメント M_f は膜の材料によらず、下式(1)で表される。

$$M_f = \frac{\sigma dt_f}{2} \tag{1}$$




図4 膜応力と基板の撓み方向

曲げモーメント M_f が基板平面上で等方的かつ基板の撓みに対して曲率半径 R が十分大きいならば R は基板面内の方向によらず

$$\frac{1}{R} = \frac{M_f}{D(1+V_s)} \tag{2}$$

である。ここで v_s は基板のポアソン比、 D は基板の曲げ剛さで基板のヤング率を E_s とすると

$$D = \frac{E_s d^3}{12(1-V_s^2)} \tag{3}$$

で与えられる。(1)、(2)式から M_f を消去すると薄膜の応力を与える以下に示すStoneyの式が求められる^{9, 10)}。

$$\sigma = \frac{E_s d^2}{6(1-V_s) Rt_f} \tag{4}$$

曲げモーメント M_f を受ける半径 a の周辺支持円板の最大変位 δ は


$$\delta = \frac{a^2 M_f}{2(1+V_s) D} \tag{5}$$

で与えられ^{11, 12)}, (1), (3)式から周辺支持円板が等方的膜応力によって撓むときの最大変位は

$$\delta = \frac{3a^2(1-\nu_2)t_f\sigma}{E_s d^2} \quad (6)$$

と表される。上式から撓みは膜厚および膜応力に比例し、基板の厚みの二乗に反比例することがわかる。

次に、実際のダイアフラムへの膜応力の影響を検討する。(6)式は周辺支持円板として撓みを求めたが、ダイアフラムは実際には同じ材料のサファイアで弾性的に固定されており、そのまま(6)式を適用出来ない。その固定条件はセンサパッケージにより微妙に変化するため、理論式を用いて実際のダイアフラムの撓みを求めることは困難である。そこで、ダイアフラムおよびそこへ成膜された薄膜をモデル化し、薄膜に引張り応力を与えたときのダイアフラム中央部の撓みを数値解析により求めた。結果を図5に示す。薄膜に引張り応力を与えるとダイアフラムは成膜面を上としたとき下に凸に撓む(図5a)。図5bは横軸にダイアフラム厚と膜厚の比 t_f/d_s 、縦軸にダイアフラムの撓み量を示している。膜厚にほぼ比例してシフト量が増加していることが確認でき、円板の理論式の傾向とも一致するため妥当な結果が得られた。



a) 3次元の変形図 (1/4モデル)




図5 膜応力による周辺固定された円板の撓み

4. ALD 向け真空計

4.1 センサダイアフラム構造の改良

前述したようにダイアフラムには膜応力によるモーメントに起因する撓みが発生し、これがセンサシフトの原因となる。筆者などはこの対策としてダイアフラムに加工を加え、膜応力によるモーメントの調整を図って全体としての撓みを抑制する方法を報告した¹³⁾。この方法はセンサダイアフラム

上に膜厚・膜質が均一な膜が堆積していることが前提であり、不均一な膜の堆積に対しては効果が薄い。ここではその原理と数値解析した結果のみを簡単に記述する。




図6 ALD 向けセンサ素子構造模式図




図7 耐デボダイアフラムの撓み解析

具体的なセンサ素子構造の特徴は、図6に示すように円板状のダイアフラム中央部に掘り込みパターンを設け、中央部と外周部で厚みを変えていることである。最初に図6の様に中央部の板厚が薄くなっている構造をもつセンサダイアフラム上に膜厚が一定で均一な引張り応力(成膜面を上にする)と凹状に変形するような応力(図4a)を持つ膜が堆積したと仮定する。考察を容易にするため、ダイアフラムを中央の薄い部分と外周の厚い部分に分けて考えると、図5aの様に外周部は弾性的に固定されているので、上記のような引張り応力により分離した断面は固定部分よりも上方に変位し、中央部は単なる周辺支持の円板であるから3章の(1)~(6)式に従って下に凸に変形する(図7a)。ダイアフラム全体の変形はこの分離した中央部と外周部を再度接続させることにより求められる。その際、変形の曲線の傾きは接続部の内外で異なり、これを一致させるために反モーメントが外周部と中央部のそれぞれに働くことになる。もし板厚が均一ならば中央部の変形が支配的であるから図5aの様に下に凸に変形する。しかし図6のような中央部が薄い構造では(1)式のようにダイアフラムに生じる曲げモーメントは板厚に比例するので、中央部の曲げモーメントが外周部のそれに比べて小さくなり、中央部の板厚や外径をうまく調整すれば膜応力による変形を抑制することが出来ると予想され

る。この原理を示した数値解析結果を図7に示す。変形図の倍率はa, bで等しくしてあるので円形の掘り込みにより全体の撓みが抑制され、わずかに中央部が上方に変位しているのがわかる。

さらに詳細に条件を振って数値解析した結果を以下で報告する。前の数値解析と同様、引張り応力を薄膜に与えたのでパターンがないときダイアフラムの撓みは下に凸で変位は負側となる。解析は形状が軸対称であることを利用して1/18モデルで実施した。

はじめにパターン径を変化させたときのダイアフラムの撓みを検討するため、外周部の厚み d_2 と中央部の厚み d_1 の厚み比 d_1/d_2 は一定とした上でダイアフラム中央部のパターン径 a を変化させ解析を行った。図8に3次元の変形図、図9に中心 $r=0$ から固定部 $r=b$ までの撓み曲線、図10にダイアフラム中心の相対変位をそれぞれパターン比 a/b ごとに示す。図9および図10は横軸にダイアフラム外形に対する中心からの距離の比 r/b を、縦軸にダイアフラム外周固定部を基準とした相対変位をとっている。

これらの図から、パターン径の増加に伴いダイアフラム全体および中心の相対変位が負から正へと転じ、再度負へと変化していることがわかる。また、パターン比 $a/b=0.27$ およびパターン比 $a/b=0.93$ ではダイアフラムの撓み曲線はフラットに近くなっており、これはあるパターン比ではダイアフラムの変位全体を抑制可能であることを示している。

次に、ダイアフラム中央部と外周部との厚み比 d_1/d_2 変化に対するダイアフラムの撓みに関して検討するため、パターン比 a/b は一定としてダイアフラムの厚み比を変化させ数値解析を行った。ダイアフラム厚み比 d_1/d_2 を変化させた場合の数値解析によるダイアフラム中心の変位を図11に示す。図11は横軸に厚み比 d_1/d_2 を縦軸に外周固定部を基準とした相対変位をとっている。この図から中央部の掘り込みがないときに下側(図では負方向)に変位していたものが、掘り込み深さが深くなるに連れて上側(図の正方向)に変位していき、厚み比 $d_1/d_2=0.95$ 付近で相対変位が0に近づいていることが確認できる。以上の結果はセンサダイアフラム中央部を掘り込むことによりその部分の曲げモーメントを小さくし、ダイアフラム全体の撓みを抑制することが可能なことを示している。実際のサンプルによる成膜実験でも数値解析と同様の結果が得られ、上記手法による効果が確認出来ている(特許出願中)¹³⁾。






図8 計算モデルと3次元変形図



a)パターン比 a/b :0~0.53



b)パターン比 a/b :0.67~1.0

図9 パターン比 a/b ごとのダイアフラム撓み曲線




図10 パターン比 a/b とダイアフラム中心の変位




図11 厚み比 d_1/d_2 とダイアフラム中心の撓み

4.2 センサチップ周辺のパッケージ構造の改良

前述したように4.1のセンサダイアフラムの中央部を薄くしてモーメントを調整する手法はダイアフラムの中心から外周まで膜厚および膜応力などの膜質が均一なことが前提となっている。したがってダイアフラム上で膜厚に分布が出来ていると当然のことながらモーメントのバランスが崩れ、所望の効果は得られない。これは例えば、中央部の掘り込んだ部分のみに外周部に比べて厚く膜が堆積したと仮定すると(1)式に従って発生するモーメントも大きくなり掘り込んだ効果は小さくなることから類推出来る。逆に外周部に厚く堆積した場合は外周部のモーメントが大きくなるので図9bの $a/b=0.67$ の曲線の様にパターンのないダイアフラムの変位方向とは逆方向に撓むこととなる。また、膜厚だけでなく膜質、即ち膜応力に分布がある場合でも同じような結果となることが(1)式から推測出来る。

一方、実際のALDプロセスでも成膜条件によってはダイアフラム上に堆積する膜は必ずしも均一な膜厚・膜質になるわけではないことも判明した。

この様な不均一な膜が堆積する場合にも対応できる新たな手法として、センサチップ周辺のパッケージを改良し意図的にダイアフラム上の特定の部分に相対的に厚く堆積させることによりセンサシフトを抑制する方法を考案したので以下に記述する。

不均一な膜厚の分布を詳細に調べると全くランダムに厚くなったり薄くなったりするわけではなく、センサダイアフラム上の空間が狭い箇所よりも広い箇所の膜厚が厚くなっていることが判明した。なぜこのような分布が出来るかをもう一度ALDの成膜原理に立ち返って考えてみる。まず原料ガスは真空計の取り付け口からキャリアガスによってセンサパッケージ内の壁面に吸着・脱離を繰り返しながら真空計内部に侵入し、最終的にセンサダイアフラムへと到達する。吸着した原料分子の内の何%かは壁面と化学的に反応して離脱しなくなる。次に剰余の原料ガスを取り除くステップが入るので単に物理吸着した分子は除去され、化学反応した分子のみがセンサ内の壁面に残ることになる。原料ガスの供給時間が十分に長く、かつ壁面と化学反応する確率が小さければセンサの奥まで均一な膜が堆積されると思われるが、多くの場合は取り付け部に近い方が奥よりも膜厚が厚くなる傾向にあることは容易に想像出来る。したがって図12のようにセンサダイアフラム上の空間の一部のみを開放し、それ以外は狭くするような構造にすることで膜が厚くなる箇所を意図的に限定することが可能である。この様に限定して厚く成膜した箇所には、当然薄い部分よりも大きな曲げモーメントが働くので、局所的に大きく撓むこととなる。もしこの部位が円形のダイアフラムの中心付近ならば図1の感圧電極間の容量 C_x が大きく変化し、出力がシフトすることになる。しかし厚く成膜される部位を感圧電極と参照電極の中間付近に限定すれば C_x 、 C_r の両方が同じように変化するので全体の出力 C_x-C_r はそれ程大きく変化しない。これが“意図的にダイアフラム上の特定の部分に相対的に厚く堆積させることによりセンサシフトを抑制する方法”の原理である。




図 12 耐デポセンサパッケージ模式図

次にこの効果を数値解析により確認した。解析モデルはフラットな円板ダイアフラムの1/4モデルで円形の膜厚の厚い部分を4箇所同心円上に90°毎に配置した。その同心円のピッチ半径はダイアフラム半径を1としたとき、0.4から0.67まで変化させている。膜厚の厚い部位 t_2 と薄い部位 t_1 の比率 t_1/t_2 (以下膜厚比とする)は0.33、膜には前述の計算と同様に引張応力を与えた。3次元の変形図を図13、ダイアフラムの各部位の変位から C_x 、 C_r の各容量値の変化を計算して求めた出力 C_x-C_r のシフトを図14に示す。図14において横軸はダイアフラム半径を1としたときの膜厚の厚い円形部位の中心位置のピッチ半径 r (以下厚膜部位の相対ピッチ半径とする)、縦軸はダイアフラム全体に厚い部分の膜厚が堆積した場合を100%としたときの C_x-C_r 出力のシフトを示している。これらの図から膜厚の厚い部分が大きく変位すること、この膜厚比の場合厚膜部位のピッチ半径がダイアフラム半径に対して0.6強のところでは出力シフトが零となり、それよりも外側に持っていくと負側にシフトすることがわかる。




図 13 膜厚分布がある場合のダイアフラムの変形




図 14 膜厚分布がある場合の Cx-Cr 出力シフト




図 15 膜厚比を変化させた場合の出力シフト

参考までに厚膜部位を中心に置いた場合の解析を行った結果(図13e), Cx-Crの出力シフトはダイアフラム全体に厚い部分の膜厚が堆積した場合を基準として1000%強と計算され、中心に厚く堆積するとシフトが極めて大きくなることが判明した。

さらに原料ガスやプロセス条件などによって大きく変化すると思われる膜厚比を変化させた場合の計算結果を図15に示す。各曲線は厚膜部位のピッチ相対、横軸は膜厚比 t_1/t_2 、縦軸は図14と同様ダイアフラム全体に厚い部分の膜厚が堆積した場合を100%としたときのCx-Cr出力のシフトである。当然のことながら膜厚比が1のときは全ての相対ピッチ半径の曲線で出力シフト100%であり、相対ピッチ半径が約0.5以下の時、曲線は単調減少なので全ての膜厚比で出力は100%を超えたシフトを起こしてしまう。相対ピッチ半径が0.53の時に比較的フラットな曲線になって膜厚比の依存性が小さく、相対ピッチ径が0.6以上ならば曲線は単調増加となってある膜厚比で零、それ以下ならば出力は負側に、それ以上ならば正側にシフトすることとなる。±100%以内ならばある意味効果はあるとも言えるが依然として“全ての膜厚比で出力シフトを零とする”目標は達成できていない。以上の結果から考えると“意図的にダイアフラム上の特定の部分に相対的に厚く堆積させることによりセンサシフトを抑制する方法”に効果は認められるがそれのみでは目標とする耐デポ特性は得られないと結論できる。

以上からさらなる改良が必要なることは明らかであり、最終的な目標として“どんな膜厚比でもセンサシフトが限りなく零である”ことが求められる。そこでその改良の一環として、4.1の“ダイアフラムに加工を加え、膜応力によるモー

メントの調整を図って全体としての撓みを抑制する方法”と本項の“意図的にダイアフラム上の特定の部分に相対的に厚く堆積させることによりセンサシフトを抑制する方法”の組み合わせでどのような効果が得られるかを数値解析で検討した。解析モデルには4.1の均一な膜が成膜された場合(即ち膜厚比1)に出力シフトが零となる掘り込みパターンのもを選び、さらに前のモデルの様に円形の膜厚の厚い部分を4箇所同心円上に90°毎に配置した。膜には今までの議論と同じく圧縮応力を与えてダイアフラムの変形を求め、そこから出力Cx-Crのシフトを計算した。この計算結果を図17、モデルと3次元の変形図を図16に示す。図16と図13を比較することにより厚く成膜される部位が大きく撓むだけではなく、掘り込み部分を加えたことによりその部位が上下に変位することが分かる。さらに図15の様に掘り込み部がなくかつ膜厚比1のときは100%に収束していたものが図17では掘り込み部の効果で0%に収束しており、厚膜部位の相対ピッチ半径が0.47以下のときに単調減少、0.60以上のときに単調増加となっている。注目すべきは相対ピッチ半径が0.53の場合で出力シフトが零に近かつ膜厚比に対する依存性がない。これがまさにどのような様なALDプロセスにも対応可能であることを示している特性であり、センサチップの“ダイアフラムに加工を加え、膜応力によるモーメントの調整を図って全体としての撓みを抑制する方法”とパッケージの“意図的にダイアフラム上の特定の部分に相対的に厚く堆積させることによりセンサシフトを抑制する方法”の組み合わせが極めて有効であると結論出来る(特許出願中)。




図 16 掘り込み部があるセンサチップで膜厚比を変化させたときの計算モデルと3次元変形図




図 17 振り込み部があるセンサチップで膜厚比を変化させたときの出力シフト

5. おわりに

ALD成膜プロセスではその成膜原理上、プロセス圧力の監視および制御に用いる隔膜真空計内部に膜が堆積することによりその出力がシフトしてしまうという問題が発生しやすい。

今回、数値解析に基づいて当社製サファイア隔膜式真空計のセンサチップおよびそのパッケージに改良を加え、ALD成膜プロセスでも問題なく使える「原子層堆積法向けサファイア隔膜真空計」を開発した。

今後もこのような課題に迅速かつ適切に対応して製品を改良し、さらなる顧客価値の創造に努めていきたい。

<参考文献>

- (1) Nicola Pinna, Mato Knez: Atomic Layer Deposition of Nanostructured Materials, 2011, Wiley-VCH
- (2) Tommi Kääriäinen, David Cameron, Marja-Leena Kääriäinen, Arthur Sherman: Atomic Layer Deposition: Principles, Characteristics, and Nanotechnology Applications, 2013, Wiley-Scrivener
- (3) Cheol Seong Hwang: Atomic Layer Deposition for Semiconductors, 2013, Springer
- (4) 木村: MEMS マテリアルの最新技術, 2007, (pp.44-51), シーエムシー出版
- (5) 石原, 長田: 高温型サファイア隔膜真空計の開発, 2006, 第23回センシングフォーラム, (pp.130-135)
- (6) S. Kimura, Y. Ishikura, T. Kataoka, M. Soeda, T. Masuda, Y. Yoshikawa, M. Nagata: Stable and Corrosion-Resistant Sapphire Capacitive Pressure Sensor for High Temperature and Harsh Environments, Transducers'01, 2001, (pp. 518-521)
- (7) M. Soeda, T. Kataoka, Y. Ishikura, S. Kimura, Y. Yoshikawa, M. Nagata: Sapphire-Based Capacitive Pressure Sensor for High Temperature and Harsh Environments Application, 2002, Proceedings of the IEEE Sensors 2002 conference, (pp. 950-953, 2002)

- (8) 関根, 差波, 石原, 谷: サファイア高温隔膜真空計のセンサ素子・パッケージ開発, 2010, Azbil Technical review 2010, (Vol.27)
- (9) 吉田, 近藤: 薄膜工学 監修金原繁, 2012, (pp.145-149), 丸善出版
- (10) X.Feng, Y.Huang and A.J.Rosakis: On the Stoney Formula for a Thin Film/Substrate System With Nonuniform Substrate Thickness Trans ASME J Appl Mech, 2007, Vol.74, No.6, (pp.1276-1281)
- (11) 中原: 実践材料力学, 2002, 養賢堂
- (12) S. Timoschenko: Theory of Plates and Shells, 1959, McGRAW-HILL
- (13) 栃木: 原子層堆積法向けサファイア隔膜真空計の開発, 2013, 第30回センシングフォーラム, (pp.125-130)

<著者所属>

石原 卓也	技術開発本部商品開発部
関根 正志	技術開発本部商品開発部
栃木 偉伸	技術開発本部商品開発部